Trosolwg
Arloesi ar gyflwyno III-V MOSFETs ar gyfer rhaglenni digidol
Datblygu paralel elfennau meidraidd drifft-drylediad 3D a blwch offer efelychu Monte Carlo.
Efelychu amrywioldeb transistor nano-raddfa wedi’i gymell gan ddeunyddiau a phroses wneuthuriad gan ddefnyddio 3D Monte Carlo a blwch offer drifft-drylediad.
Cydlynu gweithgareddau efelychu yn y prosiect "III-V MOSFETs for Ultimate CMOS" yn ymchwilio i III-V MOSFETs nano-raddfa a grant DUALLOGIC FP7 No. 1 STREP yr UE.
Dros 200 o gyhoeddiadau yn cynnwys 81 papur mewn cylchgronau megis Nano Letters, IEEE Trans. Electron Devices, Nanotechnol., Electron Device Lett., and Microwave Theory Tech.; J. Appl. Phys.; Appl. Phys. Lett.; Phys. Rev. B ac E; ACS Appl. Mater. & Interfaces, and Semicond. Sci. Technol, 19 gwahoddiad fel siaradwr.
Wedi bod yn rhan o bwyllgorau rhaglenni cynadleddau IEEE Nano 2009, 2011 ULIS 2010, IWCE 2015 ac EDISON 2015, Cadeirydd Rhaglen IWCN 2017.
Cydarwain Grwp Dyfeisiau Cyfrifannol Nanoelectroneg.